Evolutioun a Fortschrëtt vun der CPO optoelektronescher Copackaging-Technologie Deel zwee

Evolutioun a Fortschrëtt vum CPOoptoelektroneschCo-Verpackungstechnologie

Optoelektronesch Co-Packaging ass keng nei Technologie, hir Entwécklung kann op d'1960er Joren zréckgefouert ginn, awer zu dëser Zäit ass photoelektresch Co-Packaging just eng einfach Package vunoptoelektronesch Apparaterzesummen. An den 1990er Joren, mam Opstig vun deroptesche KommunikatiounsmodulAn der Industrie huet sech photoelektrescht Copackaging entwéckelt. Mat dem Opschwong vun der héijer Rechenleistung an der grousser Bandbreetbedarf dëst Joer huet photoelektrescht Copackaging, an déi domat verbonne Branchetechnologie, erëm vill Opmierksamkeet kritt.
An der Entwécklung vun der Technologie huet all Etapp och verschidde Formen, vun 2,5D CPO, deen enger Nofro vun 20/50Tb/s entsprécht, bis zu 2,5D Chiplet CPO, deen enger Nofro vun 50/100Tb/s entsprécht, a schliisslech zu engem 3D CPO, deen enger Rate vun 100Tb/s entsprécht.

Déi 2.5D CPO-Paketeoptesche Modulan den Netzwierk-Switch-Chip um selwechte Substrat fir d'Linnendistanz ze verkierzen an d'I/O-Dicht ze erhéijen, an den 3D CPO verbënnt den opteschen IC direkt mat der Zwëschenschicht fir eng Verbindung vum I/O-Pitch vu manner wéi 50µm z'erreechen. D'Zil vun senger Evolutioun ass ganz kloer, nämlech d'Distanz tëscht dem photoelektresche Konversiounsmodul an dem Netzwierk-Switch-Chip sou vill wéi méiglech ze reduzéieren.
Aktuell ass CPO nach an de Kannerjoren, et gëtt nach ëmmer Problemer wéi niddreg Ausbezuelung an héich Ënnerhaltskäschten, an nëmme wéineg Hiersteller um Maart kënnen CPO-bezunnen Produkter voll ubidden. Nëmme Broadcom, Marvell, Intel an eng Handvoll aner Akteuren hunn voll proprietär Léisungen um Maart.
Marvell huet d'lescht Joer en 2.5D CPO Technologie-Switch mat dem VIA-LAST Prozess agefouert. Nodeems den optesche Siliziumchip veraarbecht gouf, gëtt den TSV mat der Veraarbechtungskapazitéit vum OSAT veraarbecht, an dann gëtt den elektresche Chip-Flip-Chip dem optesche Siliziumchip bäigefüügt. 16 optesch Moduler an den Switchchip Marvell Teralynx7 sinn op der PCB matenee verbonnen, fir e Switch ze bilden, deen eng Schaltrate vun 12.8Tbps erreeche kann.

Op der diesjähreger OFC hunn Broadcom a Marvell och déi lescht Generatioun vu 51,2Tbps Switch-Chips mat optoelektronescher Co-Packaging-Technologie demonstréiert.
Vun der neister Generatioun vu Broadcom CPO techneschen Detailer, CPO 3D Package bis zur Verbesserung vum Prozess fir eng méi héich I/O Dicht z'erreechen, CPO Stroumverbrauch op 5.5W/800G, Energieeffizienzverhältnis ass ganz gutt an d'Performance ass ganz gutt. Gläichzäiteg brécht Broadcom och duerch zu enger eenzeger Well vun 200Gbps an 102.4T CPO.
Cisco huet och seng Investitiounen an d'CPO-Technologie erhéicht an huet eng CPO-Produktdemonstratioun op der diesjähreger OFC gemaach, déi seng CPO-Technologieakkumulatioun an Uwendung op engem méi integréierte Multiplexer/Demultiplexer gewisen huet. Cisco sot, datt et e Pilotprojet fir d'Deployment vu CPO a 51,2Tb Switche wäert duerchféieren, gefollegt vun enger grousser Adoptioun a 102,4Tb Switchzyklen.
Intel huet zënter laangem CPO-baséiert Switche virgestallt, an an de leschte Joren huet Intel weider mat Ayar Labs zesummegeschafft fir co-packaged Signalverbindungsléisungen mat méi héijer Bandbreet z'entdecken, wat de Wee fir d'Masseproduktioun vun optoelektronesche Co-packaging- an opteschen Interconnect-Geräter fräimaacht.
Och wann usteckbar Moduler nach ëmmer déi éischt Wiel sinn, huet déi allgemeng Verbesserung vun der Energieeffizienz, déi CPO brénge kann, ëmmer méi Hiersteller ugezunn. Laut LightCounting wäerten d'CPO-Liwwerunge vun 800G- an 1,6T-Ports däitlech eropgoen, vun 2024 bis 2025 lues a lues kommerziell verfügbar sinn, an vun 2026 bis 2027 e grousst Volumen bilden. Gläichzäiteg erwaart CIR, datt den Ëmsaz um Maart vun der photoelektrescher Gesamtverpackung am Joer 2027 5,4 Milliarden Dollar erreechen wäert.

Ufanks dëst Joer huet TSMC ugekënnegt, datt et mat Broadcom, Nvidia an anere grousse Clienten zesummeschaffe wäert, fir gemeinsam Silizium-Photoniktechnologie, gemeinsam Verpackungsoptikkomponenten (CPO) an aner nei Produkter, Prozesstechnologie vu 45nm op 7nm z'entwéckelen, an huet gesot, datt an der zweeter Hallschent vum nächste Joer déi séierst grouss Bestellung ufänke wäert, fir ongeféier 2025 d'Volumenphase z'erreechen.
Als interdisziplinärt Technologiegebitt, dat photonesch Geräter, integréiert Schaltungen, Verpackung, Modelléierung a Simulatioun ëmfaasst, reflektéiert d'CPO-Technologie d'Verännerungen, déi duerch d'optoelektronesch Fusioun mat sech bruecht goufen, an d'Verännerungen, déi an der Dateniwwerdroung mat sech bruecht goufen, si sécherlech subversiv. Och wann d'Uwendung vu CPO nach laang nëmmen a grousse Rechenzentren ze gesi war, ass d'CPO photoelektresch Co-Seal-Technologie mat der weiderer Expansioun vun der grousser Rechenleistung an den héije Bandbreetufuerderungen zu engem neie Schluechtfeld ginn.
Et ass ze gesinn, datt d'Hiersteller, déi am CPO schaffen, allgemeng gleewen, datt 2025 e Schlësselknuet wäert sinn, wat och e Knuet mat engem Wechselkurs vun 102,4 Tbps ass, an d'Nodeeler vu pluggbare Moduler wäerten nach méi verstäerkt ginn. Och wann CPO-Applikatioune lues a lues kommen, ass optoelektronesch Co-Packing ouni Zweiwel deen eenzege Wee fir Netzwierker mat héijer Geschwindegkeet, héijer Bandbreet a gerénger Energieversuergung z'erreechen.